1 MCU简介及发展趋势 MCU(Micr0 Controller Unit)微控制器，又称单片微型计算机简称单片机，是随着大规模集成电路的出现和发展，将计算机的CPU、RAM、ROM、定时器和多种I/O接[j集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。 MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH RO等类型，也可按其总线位数分为：4位、8位、16位、32位、64位等类型。目前，虽然随着生产工艺和技术的进步，32位MCU的发展势头非常迅猛，但是从市场销售来看，8位MCU的出货量占到了55％以上，仍是MCU市场的主导产品。高集成度，多功能化，低成本以及小体积是MCU的发展趋势。 现在的MCU大都集成RISC CPU CORE、ADC/DAC、ROM、FLASH、PLL电路等丰富的可供用户使用的资源。(如图1) 目前市场主流MCU已经成为一种数字、模拟混合在一起的混合信号芯片，MCU产品集成越来越多的模拟功能和新的外围电路成为MCU产品发展的重要方向，同时，这种发展趋势也对MCU的测试提出了新的要求。 2 MCU的测试技术 针对MCU集成度的提高，要求对其各功能模块的进行全面测试，要求涵盖广泛的功能测试，这才能保证MCU芯片的可靠性及稳定性。 2．1 内置高性能RISC CPU的测试 内置高性能RISC CPU是MCU芯片的核心部分，低功耗高性能的RISC架构被广泛的应用于目前MCU的设计，其发展的趋势是：更高的执行指令速度，更为丰富的指令功能，更为方便实现的应用。 MCU内置具有能进行高速数据处理的CPU内核速度由早期的5 MHz提升至20 MHz以上，甚至已经达到200 MHz，MCU的高性能RISC CPU内核结构也从12或14位宽指令集扩展为16位指令集。 因此，对内置高性能RISC CPU的测试必然要求相应更快的测试速度及更为复杂庞大的测试用图形文件，对测试设备而言也就是要求相应的高速测试速率和大容量的图形发生器，即对测试系统的基本测试功能有较高的要求： (1)测试系统的测试速率应至少高于100 MHz，相应的的最小测试速率(Rate)低于10 ns，才能在测试时确保被测芯片达到规定速度。 (2)测试系统的时间精度随着测试速度的提高也越来越被关注，这是由于芯片的保证精度而必然要考虑的，至少保证1ns以上的系统定时精度。 (3)由于RISC CPU内核结构的指令集扩展，使得测试用图形向量文件呈现增大趋势，能保存测试图形大容量的图形发生器成为必要。现在测试系统中的图形发生器容量一般均达到几十M/Pin，甚至达到100M/Pin以上，以满足庞大测试图形的要求 2．2 内置ADC/DAC的测试 在MCU中常常集成多个高精度的数据转换器(ADC/DAC)，以增加MCU芯片的模拟信号处理能力，一般位数为10bit或12bit，速度从几百KHz至十几MHz，这使得MCU的测试不单单是一种数字器件的测试，而是数字、模拟混合在一起的混合信号芯片的测试，测试系统需具有较高的混合信号测试精度。(见图2、图3)。 MCU内置ADC、DAC测试的测试参数主要有： 2．21 失调误差(offset error) ADC：其输出代码为0时的理想输入模拟量与实际输入模拟量的偏差。 DAC：其输入代码为0时DAC输出模拟量与理想输出的偏差。 2．22 增益误差(gain error) ADC：满量程输入时输出代码的误差。 DAC：输入代码为最大时DAC实际输出模拟量与理想输出的偏差 2．23 微分非线性度(DNL)用于测量小信号非线性误差 ADC：两个转换点之间的模拟输入量之差减去1LSB值。 DAC：输入代码和其前一输入代码之间模拟量的变化减去1LSB。 2．24 积分非线性度(INL) ADC：一个指定代码实际输入和传输函数线上理想输入之间的偏移。 DAC：对一个输入代码所有非线性度的累计。 2．25 DAC的信噪比(SNR) 通过给DAC施加一个满量程的正弦波数字代码再分析其输出波形频率特性而得到的。 为了测试内置的ADC，要求测试系统具有高精度的信号发生器，产生测试波形(见图4)，其最小分辨率应远小于被测器件的1LSB，也就是说如果对12bit的ADC进行测试，测试系统的模拟信号发生器精度至少达到14bit以上，才能保证测试的准确性。 而对于内置DAC的测试而言，高速(采样速度大于被测器件速度)高精度(位数高于被测器件的位数)的Digitizer也必不可少，才能正确实时地捕获DAC的模拟输出波形，再通过FFT等数学运算转化到频域范围进行测试(见图5)。 2．3 内置Memory的测试 MCU的内置存储器主要有MASK(掩模)ROM，OPT(一次性可编程)ROM和Flash 3种类型。内置存储器的广泛使用要求测试系统具备存储器测试能力，由于存储器测试主要是依靠运行不同的算法图形来确定出芯片的各种不同类型故障，不同于通常的功能测试，因此，存储器测试专用的算法生成图形文件发生器(ALPG)和对芯片FAIL进行实时准确记录的地址失效存储器(AFM)成为MCU芯片测试系统的必要组成部分。 MCU内置的存储器主要完成CPU指令和用户专用程序的存储，其主要的发展方向是更大的存储容量和更快的读写速度，因此与之相对应测试系统具备存储器测试部分且应具备以下特点： (1)高速且提供多种存储器测试算法的算法图形发生器(Algorithmic Patte Generator)； (2)高速大容量的地址失效存储器(Address Fail Memory)。 另外，比较MCU的内置存储器的主要三种类型：MASKROM的MCU成本低，但程序在出厂时已经固化，OTPROM的MCU程序拥有一次性可编程能力，FALSH MCU的程序可以反复擦写，灵活性很强，在响应终端用户和市场变化方面和降低MCU因软件代码变化而闲置方面Flash MCU都有巨大的优势，因此Flash MCU已经成为MCU的主流，其内置Flash Memory正向着更为可靠的数据保持期限、更高速度的擦除/写入周期以及更大的flash容量这几个目标发展，这使得对内置FlashMemoly的测试变得十分重要。对于Flash Memory测试而言，高速Match测试技术和防止过擦写测试技术是测试的关键。 2．3．1 高速Match 由于Flash芯片的擦和写的操作需要的时间很长，因此通常采取同测技术，而不同的芯片所用的时间差异也比较大，所以大部分Flash芯片都会有一个状态位用来显示芯片的擦写状态。通常在芯片完成擦/写操作时，在状态位上就会有实时的体现。而我们所说的Match就是侦测芯片状态位变化的功能，在同测的时候通过Match检测出那些已经擦写成功的芯片，继续进行下面的测试，这样就避免了芯片之间的互相等待时间，提高了同测测试的效率。 2．3．2 防止过擦写 F1ash芯片的存储单元还有另一特性，就是如果对已经完成擦/写操作的芯片再进行多次擦/写操作(过擦写)的话，就会导致芯片寿命的缩短。因此过擦写保护也是Flash芯片测试时必不可少的功能。通过Match功能检测出已完成擦/写操作的芯片，在通过实时屏蔽(Real Time Inhibit)这个功能屏蔽掉加载到这些Match成功芯片上的擦/写信号，从而起到过擦写保护的作用。 2．4 内置内置PLL的测试 MPUJ芯片内部的时钟部分都含有PLL(锁相环)部分，通过锁相环电路的工作，可以使外部时钟的相位与内部时钟的相位相符。 PLL的测试项目主要有频率，Jitter，占空比等，其中Jitter的测试是PLL测试的重点和难点。Jitter又称定时抖动，定义为数字信号在特定时刻相对于其理想时间位置的短时间的、非累积性的偏离。Jitter的产生是由多种因素引起的，很难彻底地消除，但是其应保证在一定的容忍范围内，否则时钟的Jitter将使芯片发生误动作，降低芯片工作的稳定性和可靠性。Jitter的测试是对微小时间量(ps)的测量，通常对其测试采用的方法分为直接测量和间接测量，直接测量就是用测试系统的选通窗口进行Jitter的裕度界定，间接测量测试通过将微小的时间测试量转换为电压测试量，但是无论采用那种方法测试，都要求测试系统硬件具有ps级或更高测试精度的测试分辨率，才能得到精确的测试结果。 2．5 同时多芯片测试技术 由于市场的竞争异常激烈，降低MCU芯片的成本是保证价格竞争优势的重要途径之一，而降低产品上市前的测试成本是降低生产成本的重要环节，测试成本可以占到芯片生产总体成本的40％左右。因此，缩短单个芯片的测试时间，通过共用测试系统资源，实现多个芯片的同测功能，一般而言测试系统提供2～8个芯片的同测，如果在考虑到芯片和测试系统管脚数的情况下，可以在同样的测试时间内尽可能地加大被测芯片的数量，这样也就缩短了单位芯片的测试时间，从而降低单位芯片的测试成本。 如表1所示是MCU (20MHz)+ADC(10bit，3ch)+芯片测试时，单测和4同测的测试时间比较。两者间测试时间基本相同，可以得出4同测时相当于单个芯片测试时间为7340÷4=l 835 ms/DUT。从而大幅降低了测试成本。 3 爱德万测试的测试解决方案 Advantest在集成电路测试有着极其丰富的经验，针对当今高速发展的半导体产品都有相应系列的测试系统进行对应。 对于目前市场增长的巨大潜力，呈现了高度集成化和多功能化趋势的MCU芯片，T6500系列的测试系统就是一款功能完全可以满足其测试要求且具有较高性价比的设备。其主要特点为： (1)基本功能测试能力：500 MHz最高测试频率，64 MW的图形发生器(SQPG)容量，1024 pin的最大测试管脚(I/O pin)数，8ns的最小测试速率，±500 ps定时精度。 (2)存储器测试能力：125 MHz的算法图形发生器(ALPG)测试频率，36 Mbit/28 pin的地址失效存储器(AFM)容量。 (3)混合信号测试能力：16bit分辨率51．2 MHz频率的波形发生器(VAFG)，512K×32bit 的125MHz的DCAP，4Gbit'32位*125MHz的数字波形发生器(DAW)，16bit*512Mps的模拟波形数字化仪(VAFD)。 (4)频率Counter功能(MAX 200MHz/DUT)最小分辨率31．25ps。 (5)T6500测试系统可以提供多种同测方案，提高测试效率，降低测试成本： ①512CH T6500系统每个Device 64pin时的同测方法： 以单位64 Pin进行分割的系统同测(8DUT同测) ②512CH T6500系统每个Device 16pin时的同测方法： FreePin assign同测方法(即ANY PIN同测)/Block内任意Pin分割(32DUT同测) (6)T6500测试系统在软件方面提供了图形化的软件操作系统Viewpoint，这个软件系统集成了众多的图形化(GUI)工具(见图8)，使对芯片的失效分析变得简单而直观。 综合以上特点，T6500系列的测试系统完全可以对MCU进行全面、精确、高效、低成本的测试。 4 总结 MCU芯片技术不断的发展，更高速率，更高集成度，更多功能的MCU器件不断的涌现，对MCU芯片的测试技术也在随着其发展不断的提高和创新。 爱德万测试一直致力于集成电路测试技术的开发与完善，爱德万测试的测试系统以高稳定性、高精度以及高同测数等诸多优势赢得了众多世界知名的半导体生产厂商的青睐。随着半导体产业的不断发展，我们也会不断的努力，旨在为客户提供从设计到量产的完整测试解决方案，以及最完善的技术服务。 本文摘自《电子工业专用设备》

【进入论坛交流】